AMD FPGA 自适应计算平台实战指南 · 课程目录

01

AMD FPGA概述概念

自适应计算平台、Versal/Kintex/Artix、与传统FPGA区别

02

开发环境搭建工具

Vivado/Vitis安装、许可证配置、环境变量设置

03

Verilog基础 HDL

模块结构、数据类型、连续/过程赋值、组合/时序逻辑

04

Vivado基础操作流程

创建工程、RTL分析、综合、实现、生成比特流

05

仿真基础验证

Testbench、Vivado Simulator、波形查看与调试技巧

06

时序约束入门时序

时钟约束、I/O延迟、时序报告分析、违例修复

07

IP集成器使用 IP

IP Catalog、自定义封装、AXI总线、Block Design

08

Vitis HLS入门 HLS

C/C++综合为RTL、接口综合、流水线/数据流优化

09

Vitis统一平台开发平台

平台概念、硬件平台创建、软件应用开发与调试

10

AXI4总线协议详解总线

AXI4-Full/Lite/Stream、握手协议、通道时序

11

DMA与数据搬运 DMA

AXI DMA IP、Scatter-Gather、简单DMA、性能调优

12

DDR内存控制器存储

MIG IP配置、DDR4/DDR3接口、读写时序、带宽计算

13

PCIe接口开发高速

XDMA IP、PCIe枚举、BAR空间、DMA传输、中断

14

以太网接口实现网络

Tri-Mode MAC、UDP/IP协议栈、RGMII、回环测试

15

视频处理流水线视频

Video IP核、VDMA、色彩空间转换、帧缓冲、显示

16

数字信号处理基础 DSP

DSP48E2、FIR滤波器、FFT、CORDIC算法

17

AI推理加速 AI

DPU核集成、量化编译、TensorFlow部署、基准测试

18

Versal ACAP架构 ACAP

AI Engine、PL/PS协同、NoC互联、自适应加速

19

AI Engine开发引擎

Graph编程、Kernel设计、数据移动、仿真调试

20

Vitis Vision库视觉

OpenCV兼容、图像滤波、特征检测、加速对比

21

Vitis Libraries 库

BLAS、FFT、线性代数、随机数生成器

22

多时钟域设计时钟

跨时钟域同步、FIFO设计、CDC约束、亚稳态

23

功耗优化功耗

动态功耗管理、时钟门控、电压调节、功耗分析

24

调试与验证调试

ILA/VIO核、硬件管理器、逻辑分析、触发条件

25

DFX动态功能交换 DFX

部分重配置、PR区域划分、比特流管理、应用场景

26

安全启动与加密安全

AES密钥、HMAC验证、安全位流、防篡改设计

27

SystemVerilog进阶 SV

接口、包、断言、覆盖率驱动验证、UVM基础

28

Tcl脚本自动化 Tcl

Vivado Tcl命令、工程自动化、报告生成、批处理

29

性能优化方法论优化

流水线深度、并行度、存储层次、瓶颈分析

30

综合实战项目项目

Versal实时视频AI处理系统设计、集成、调试部署